PATENT ABSTRACTS OF JAPAN

(11) Publication number: 60254762 A

(43) Date of publication of application: 16.12.85

(51) Int CI

H01L 25/10

(21) Application number: 59111264

(22) Date of filing: 31.05.84

44141844

(71) Applicant:

FUJITSU LTD

(72) Inventor:


IKEHARA SHOHEI


(54) PACKAGE FOR SEMICONDUCTOR ELEMENT


(57) Abstract:

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings 8A, 8B and 8C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5-1VV5-4, inverters I are formed between the terminals 6-1 and the contact pieces 7-1, and exclusive OR gates G are formed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.







⑩日本国特許庁(JP)

10 特許出願公開

◎ 公開特許公報(A) 昭60-254762

@int,Ci,* H 81 L 25/10 織別記号

庁内整理番号

@公開 昭和60年(1985)12月16日

25/10

7636-5F

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 半導体業子のパツケージ

受特 類 昭59-111264 受出 類 昭59(1584)5月31日

69発明者 地原

川崎市中原区上小田中1015番地 富士通株式会社内

⑥出 额 人 富士 通 株 式 会 社 川崎市中原区上小田中1015番地

②代 理 人 弁理士 松岡 宏四郎

野 郷 桜

1. 発明の名称

半導体素子のバッケージ

配降の容別指幹 3

学塚体素子を有するパッケージであって、一面 にアドレス設定信号を入力するための第1端子、 数一面とは逆の面の数無1端子に対応する位置に 第2端子、数無1端子より入力された数アドレス 数定信号を数更して数無2端子より出力するアド レス変更手段を有することを特徴とする半導体素 子のパッケーショ

3. 発弱の神経を脱明

(4) 强弱的技術分野

本発別はプリンリ 基板に半導体案子を有する同 一種類の複数のパッケージが複載されて実装され た半導体案子の実践方法に係り、形に、所定のパッケージが選択できる固筋が形成されるようにし た半導体案子のパッケージに関する。

何 従来技能と問題点

複数のメモリ素子などの半導体素子がブリント

されている。第1回は従来の半導体第子のパッケージ の概要を示す個的は斜視線、例函は収例図である。 国際に示すように半導体案子2-1-2-9は リードキテが駆けられたバッケーンに動止され、 バターン配線を有するブリント複数投りの実施能 1点にバッケージを配設することで実装されてい る。とのバッケークのそれぞれのリード指子はブ リント複数板1の所定のランドに半当付され、バ メーン配鉄に接続されるように構成されている。 このようカキ媒体菓子2-1~2~のは例えば 数量の構成上メモリ容量が構設する場合があり、 半線体票子2-1~2-1の実施数を変える必要 がある。したがって、辛業体業子2-1-2-5 の実装数が減少した場合は当然プリント 装装板 1 の大きさは小さくでき、例えばあ、の長さの大きさ は成縁のように 私 の長さの小見にするととができ る。しかし、一般的にブリント複数磁をの大きさ

は漢章の大きさによって形成されているため、大 きさの異なった発音のブリント形容を3を発作す

※板状突破される場合は第1四に示すように構成

The contracting the contraction of the contraction

ととはコストアップとなる。

そとで、所定の大きさのブリント根表板1 には 必要ま学導体表子2-1~2~nを配数し、メモ リ容量の削減によって不要となった半導体表は除 去し、半導体素子の未実装制所が有するように形 成されている。したがって、実動効率が悪い欠点 を強していた。

また、たのような構成では半端体系子2-1~ 2-5は所定の半導体表子を選択してアクセスで をもより同級に示す回路が形成されている。

半導体素子2~1~2~nのそれぞれにはTドレス設定部4~1~4~nとゲートG1~Gnとが設けられ、Tドレス設定部4~1~4~nに所定のTドレスを設定することにより、影嫌服3~1~3~nのTクセス技所定のTドレス情報をそれぞれのゲートG1~Gnに送出し所定の配機部が選択されて行なわれるように形成されている。したがって、それぞれのTドレス設定群4~1~4~nの一つ一つに到して所定のTドレスを設定しなければならまい関係を有していた。

(c)関は説明器、解る数は構成数である。

ブリント被差板1の実装割1 Aにはバッケーク 5-1の様子6が年出付されることでパッケージ 5-1が顕像され、このバッケージ5-1には更 にバッケージ5-3が、パッケージ5-3はバッ ケージ5-3が、それぞれの様子6が挿入される ことで接載するように実践されるようにしたもの である。

とのよりな精敏は個数に示すよりにバッケージ 6 を形成することで行なえる。セラミック材など によって影成された解析9の一方には端子6を敷 け、他方には緩熱片7を敷け、緩触片7の挿入瓦 さんは端子もの先端解もみが構能できるように形 成され、それぞれの標子もおよび接触片7にはバ メーン配線8人。88、8 Cを介して内較された 半様体第子に鍵盤されるように形成されている。

したがって、メモリ容量の増減によって半導体 架子の実施数を変える場合は積載されたパッケー ジョの複数段数を変えるととで行まえ、増減は容 暴に行まえる。端、バッケージョー1、5 ~ 3、 (c) 莠购の目的

本発気の目的はパッケージの上版には接触子を 触け、複数のパッケージが複載して実施できるようにしたの解析によって半導体素子の選択すべき ナドレス情報の設定が行左はれ、かつ、半導体素 子の実施の増減が容易に行なえるようにしたもの で、削水の開発点を除去したものを提供するもの である。

例 発送の構成

本発明の目的は、かかる半減体繁子の楽録方法 にかいて、一面にアドレス股定常号を入力するた めの無1 機子、酸一面とは意の画の数第1 機子に 対応する位置に無2 端子、練業3 機子より入力さ れた験アドレス数定信号を変更して数額2 端子よ り出力するアドレス変更手段を有することを特能 とする半導体素子のパッケージにより漫成される。 (6) 毎頃の実施例

以下本発明を第2回かよび第3回を参考に肝服 に説明する。第2回は本発明による年等体表子の べっケージの一実施明を示す、第2回の(m)、例,

5~3, 5~4の機能には冷却を考案して観察5 を設けると良い。また、何匹に示す原定のバッタ ~少を遊れする磐塊経線回路を形成することもで きる。

それぞれのパッケージ5-1~5-4 紅柱端子6-1と鞍触片7-1との個にインバータ1を、 端子6-2と接触片7-1との側に接触オアダー トGを形成すると、複数されることによる。バッケージ5-1と5-2、5-2と5-3、5-3 と5-4とはそれぞれの様子5-1が軽触片7-1 に、塊子6-2が緩散片7-2に接続される。

そとで、パッケージを一1の増子を一1と様子を一2とを"0"にすると、パッケージを一2の様子を一1とも一2は"1"と"0"、パッケージを一3の様子を一1とも一2は"0"と"1"、パッケージを一4の様子を一1とも一2は"1"と"1"が出力される。したがってパッケージの複製原序によってアドレス情報の設定が行なわれる。

また、例えば、第3回に示す回路構成が可能で ある。互いの様子片6と接触子?とが雑飲されて

預票等68-254762(3)

鉄敏されたバッケージ 5-1, 5-2, 5-3, 5-4 のそれぞれにはダートG1~G4とインバータ1 とが設けられている。ゲートG1とインバータ1で は創述のようにアドレス情報の設定が行なわれる。

例えば、アドレス情報 51、 52を*8* に 数定 し、フトレス遊析信号53と54とが"6" の 時は バッケーク5-1の操作ノブグートG2とG3の出 力は"1"となり、又、遊択指示信参与5が"1"に 左るので、アンドグートG+はオーブンなるoLか し、バッケージ5ー2では排他ノブダートG2の 出力が*C*、締他ノアゲートG3の出力が*i*と まり、バッケーシ5ーまでは好化ノアゲートG2 の出力が"1"、挟他ノアゲートG3の出力が"0° となり、バッケージョーもでは緑色ノブダー HG2 とG3 との出力が "0" となり、いづれのアンドグ 一ト64もタローズとなる。したがって、チョブ センタト個号 85 柱パッケータ 5-1の配備器子舗 をアクセスするが、ベッケージ5-2、5-3、 5~4の記憶束子がはアクセスされない。又、ア ドレス情報 B1、B2 を *3* に設定しバッケージ 5

- 2 を選択する場合は 83 を "1"、 84 を "0"、 パッケー以 5-3 を選択する場合は 83 *0"、 84 を "1"、 パッケン 5 - 4 を選択する場合は 83 を "1"、 84 を "1" 化すれば 1 い。

このように構成すると、アドレス選択信号53 とS4の所定のアドレス情報によって、ノナゲートG2、G3出力を受けるゲートG4を介して所定 のパッケーやが測例され、所定の影像数子Mをア タセスするととができる。

(4) 発売の効果

以上影響したように本義明はバッケージ5は機 載されて実験されるようにし、バッケン5は複載 されることで、バッケージ8に形成されたゲート 出路によって簡単のアドレスが設定されるように したものである。

これだより、バッケージもの突然は微敏されて 行なわれているため、バッケージもの横続による 半導体集子の実施数の増減が容易となり、かつ。 突旋対車の向上を励ることができ、更に、 投 米 のようなアドレス数定部かよび設定部のアドレス

政策は不安となり、実用効果は大である。

4. 路底の競棒な数朝

第1 個社従来の半導体業子のバッケージを示す (4)関は対機器、(4)関は股別器、無2国の(4)(4)(4)関 は本無別による半導体業子のバッケージの一実施 例を示す観別器、無3回は固路構成的を示す。

※ 数中だかいて、

1 はブリント被姦板、2-1~2-11は米毒体 然子、3-1~3-11は配債器、4-1~4-11 はブドンス設定限、5-1、5-2、8-3、8 ~4はバッケージ、6-1、6~2、6は幾子、 7-1、7-2、7は接触片を示す。

代级人 弁理士 裕 臧 宏四郎



